교수소개

백상현 교수

전자공학부

연락처 : 031-400-5237

담당과목

학부: 마이크로 프로세서 응용, SoC Design and Packaging
대학원: CMOS IP Design & Test, SoC Design Methodology

관심연구분야

 Low Power, SER (Soft Error Rate) Resistant, High Speed CAM (Content Addressable Memory 에 대한 연구
 자가 진단 기능이 있는 SoC Hardware Architecture 개발과 SoC Failure Analysis에 대한 CAD Software 개발
 High speed I/O의 Malfunction Analysis회로 설계를 통한 시스템의 신뢰성 향상
 SoC IP Development : SoC Self-Defensive Design Method and Diagnostic
 High performance and low power MCU design compatible with 8051 ISA and Pin assignment Software

학력

 1986년도 한양대학교 전자공학 공학사
 1988년도 Univ. of Texas at Austin 전자공학 공학석사
 1994년도 Univ. of Texas at Austin 전자공학 공학박사

경력

 2012 ~ : 사단법인 한국반도체테스트학회장
 2010 ~ 현재 : 한양대학교 교수
 2004 ~ 2010 : 한양대학교 부교수
 1997 ~ 2004 : Cisco Systems, Inc. San Jose, CA, U.S.A
 1994 ~ 1997 : 삼성반도체 선임 연구원

주요연구과제

 65nm 이하 공정 FPGA 및 메모리 반도체의 방사선에 의한 고장 특성 분석 및 내방사선 기술 개발 / 2012.06.12~2014.05.31 / 교육과학기술부
 45nm 이하 미세공정에서 저항성 및 용량성 결함에 의한 동적 고장이 잠재된 메모리를 효율적으로 테스트 하기 위한 플랫폼 개발 / 2012.05.01~2015.04.30 / 한국연구재단
 어답티브 메모리 테스트 준비시 고장모델과 테스트 환경을 통한 평가변수의 개발 / 2012.03.01~2012.02.28 / Huawei Technologies
 미래 미세 공정에서의 SRAM SER 분석 및 예측방법 개발 / 2011.09.01~2012.08.31 / 삼성전자㈜
 센서 네트워크 기반 기술 개발 (저전력 및 신뢰성 향상된 센서 네트워크 용도 SoC설계) / 2007.01.01~2013.06.30 / GRRC
 Hot-Carrier Injection의 메모리 신뢰성 변화 연구 / 2010.11.01~2012.03.31 / Cisco Systems Inc.

주요논문

 Zahid Ullah and Sanghyeon Baeg, "Vertically Partitioned SRAM-based Ternary Content Addressable Memory," accepted for publication in International Journal of
 Engineering and Technology, 2012
 Sanghyeon Baeg, Soonyoung Lee, Geun Yong Bak, Hyunsoo Jeong, and Sang Hoon Jeon, "Comparative Study of MC-50 and ANITA Neutron Beams by Using 55 nm
 SRAM," Journal of the Korean Physical Society, vol. 61, no. 5, pp. 749-753, 2012
 Zahid Ullah, Ilgon Kim, Sanghyeon Baeg, "Hybrid Partitioned SRAM-based Ternary Content Addressable Memory", IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 59,
 no. 12, Dec. 2012
 Jongsun Bae, Sanghyeon Baeg, Sungju Park, "Characterizing the Capacitive Crosstalk in SRAM Cells Using Negative Bit-Line Voltage Stress," accepted for publication in
 IEEE Trans. Instrum. Meas., 2012
 Soonyoung Lee, Sanghyeon Baeg, and Pedro Reviriego, "Memory Reliability Model for Accumulated and Clustered Soft Errors," IEEE Trans. Nucl. Sci., Vol. 58, No. 5,
 pp.2483-2492, Oct. 2011,(supported by GRRC)
 Juan Antonio Maestro, Pedro Reviriego, Sang H. Baeg, Shi-Jie Wen, and Richard Wong, "Mitigating the effects of large Multiple Cell Upsets (MCUs) in memories,"
 ACM Transactions on Design Automation of Electronic Systems, Volume 16, Issue 4, pp. 45:1-45:10, October 2011